Determination of the origin of failure mechanism involved in the degradation of the threshold voltage of a PMOS FET associated to a lateral PNP bipolar transistor in a I2L test cells.

Abstract

L'objet de cette étude est de déterminer les mécanismes mis en jeu dans la dégradation de la tension de seuil de transistors PMOS parasites associés aux transistors PNP latéraux des cellules de test d'une technologie I2L. Une nouvelle modélisation de cette dégradation tenant compte de la variation de la tension de bandes plates et de la réduction de la largeur du canal à la fois du côté drain et du côté source est proposée. Ce modèle électrique et l'analyse du procédé de fabrication montrent que cette dégradation est due au piégeage d'électrons dans l'oxyde de grille. Nous démontrons aussi que ces charges proviennent de la gravure plasma du nitrure.
The aim of this study is to determinate the origin of failure mechanism involved in the degradation of the threshold voltage of PMOS FET Associated to Lateral PNP Bipolar Transistor in a I2L Test Cells. A new modelling in
accordance with the physical phenomena involved in the degradation is proposed. Instead of a more general approach as previously presented, this electrical modelling of the threshold voltage is based on the same assumption, but it takes into
account the shortening of the channel length on both drain and source sides and the variation of the flat-band voltage. Both, the analysis of fabrication process and the modelling, show that this degradation is due to negative trapped charges in
deposited oxide and induced by nitride plasma etching
Keywords:PNP latéraux, modèle électrique, piégeage d'électrons, gravure plasma; Lateral PNP Bipolar Transistor, electrical modelling, trapped charges, plasma etching..

Journal des Sciences Pour l\'Ingénieur. Vol. 8 2007: pp. 9-13