Conception et optimisation d’un synthétiseur de fréquence pour les communications mobiles sur GSM

Abstract

Cet article décrit la simulation et la conception d'un synthétiseur de fréquence destiné pour les applications des communications mobiles sur GSM. Dans ce travail, nous discutons les effets du bruit de phase dans chaque composant dans le circuit et les raies de référence sur les performances du système. Une évaluation précise du filtre de boucle est nécessaire afin d’optimiser les performances du circuit en trouvant un compromis entre le temps du changement de la fréquence (PLL lockup time) et les raies de référence.

Mots-clés : PLL, GSM, synthétiseur de fréquence, bruit de phase.